Pat

J-GLOBAL ID：200903013424162930

半導体集積回路装置の製造方法

Inventor： 朝倉 久雄 ,  只木 ▲芳▼▲隆▼ ,  関口 敏宏 ,  永井 亮 ,  宮本 正文
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1998180800
Publication number (International publication number)：2000021995
Application date： Jun. 26, 1998
Publication date： Jan. 21, 2000
Summary：

【要約】【課題】 半導体集積回路装置の製造工程の増加や素子特性の劣化を招くことなく、ウエルへの給電が可能な構造を提供する。【解決手段】 半導体基板1上に開口領域7a, 7bが開口されたフォトレジスト膜6Aを形成する。この開口領域7aからは、半導体基板1のMIS・FET形成領域が露出され、開口領域7bからはウエル給電領域が露出されている。この開口領域7bは、半導体基板1の主面に対して斜めに入射される不純物がシャドウィング効果により半導体基板1に導入されないように形成され、半導体基板1の主面に対して垂直またはその近傍の角度で入射する不純物が半導体基板1に導入されるように形成されている。

Claim (excerpt)：

半導体基板上にマスクパターンを形成した後、これをマスクとして所定の不純物を半導体基板の所定の領域に選択的に導入する半導体集積回路装置の製造方法であって、前記マスクパターンは、以下の構成を有する;(a)前記半導体基板の第1領域が露出し、前記所定の不純物のうち、前記半導体基板の主面に対して斜め方向から入射される第1不純物および前記半導体基板の主面に対して垂直またはその近傍の角度で入射される第2不純物の両方が半導体基板に導入されるように開口された第1開口領域;(b)前記半導体基板の第2領域が露出し、前記第1不純物がシャドウィング効果により前記半導体基板に導入されず、かつ、前記第2不純物が半導体基板に導入されるように開口された第2開口領域。

IPC (4)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/265 ,  H01L 29/78

FI (3)：

H01L 27/08 321 A ,  H01L 21/265 604 V ,  H01L 29/78 301 X

F-Term (28)：

5F040DA10 ,  5F040DA17 ,  5F040DB03 ,  5F040DC01 ,  5F040EC01 ,  5F040EC07 ,  5F040EE05 ,  5F040EF14 ,  5F040EK01 ,  5F040EK05 ,  5F040FA12 ,  5F040FB04 ,  5F040FC13 ,  5F048AA07 ,  5F048AA09 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BC07 ,  5F048BD04 ,  5F048BE03 ,  5F048BE09 ,  5F048BF17 ,  5F048BG12 ,  5F048BG14 ,  5F048DA18 ,  5F048DA25