Pat

J-GLOBAL ID：200903013430351257

白金薄膜、半導体装置及びそれらの製造方法

Inventor： 櫛田 恵子 ,  鳥居 和功 ,  大路 譲 ,  藤崎 芳久
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1995041534
Publication number (International publication number)：1996236719
Application date： Mar. 01, 1995
Publication date： Sep. 13, 1996
Summary：

【要約】【目的】強誘電体をキャパシタ絶縁膜に用い、高集積化に好適な微細なメモリを有する半導体装置を提供すること。【構成】拡散防止用導電層であるTiN膜61の上に、白金下部電極62、その上に強誘電体薄膜63が設けられ、白金下部電極62、強誘電体薄膜63等により強誘電体キャパシタが構成されている。白金下部電極には、導電性窒化物を形成する元素が添加され、かつ、この元素の一部又は全部が窒化されている。そのため、強誘電体薄膜63の形成時に、TiN膜61が酸化されることがない。

Claim (excerpt)：

基板と、該基板上に設けられた白金を主成分とする下部導電膜と、該下部導電膜上に設けられた強誘電体薄膜と、該強誘電体薄膜上に設けられた上部導電膜とを有し、上記上部及び下部導電膜と強誘電体薄膜は、強誘電体キャパシタを構成し、上記下部導電膜は、導電性窒化物を形成する元素が添加され、該元素の一部又は全部が窒化されていることを特徴とする半導体装置。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 27/10 651 ,  H01L 27/04 C