Pat
J-GLOBAL ID：200903013517663530
バックアノテーション方法およびそれを用いたCADシステム
Inventor：
Applicant, Patent owner：
Agent (1)：
筒井 大和
Gazette classification：公開公報
Application number (International application number)：1995149895
Publication number (International publication number)：1997006824
Application date： Jun. 16, 1995
Publication date： Jan. 10, 1997
Summary：
【要約】【目的】 設計者が予め指定した寄生素子だけをバックアノテーションし、回路シミュレーションを効率よく行う。【構成】 トランジスタの寄生ダイオードをバックアノテーションする場合、回路図面編集部2によりマスタ回路図に寄生ダイオードを配置し、回路抽出部6がマスクパターンのデータに基づいて比較用回路図および寄生ダイオードの定数を計算し、回路データ比較部8がマスタ回路図と比較用回路図とを比較し、寄生ダイオードの対応付けを行う。その対応付けデータは対応情報格納部10に、寄生ダイオードの定数データは素子定数格納部9に格納される。バックアノテーション実行部11がマスタ回路図、対応付けデータおよび定数データを取り込み、対応付けされた寄生ダイオードの定数を付加し、バックアノテーションを行い、回路シミュレーション部12が回路シミュレーションを実行する。
Claim (excerpt)：
半導体集積回路装置の元の回路図となるマスタ回路図に寄生素子を抽出して付加を行うバックアノテーション方法であって、バックアノテーションしたい第1の寄生素子を前記マスタ回路図に任意に付加するとともに、レイアウトパターンに基づいて第2の寄生素子を抽出した比較用回路図を作成および前記比較用回路図から抽出した前記第2の寄生素子の定数を算出し、前記マスタ回路図に付加された前記第1の寄生素子と前記レイアウトパターンに基づいて抽出された前記第2の寄生素子との対応付けを行い、対応付けされた前記第1の寄生素子と前記第2の寄生素子との対応付けデータならびに算出された前記第2の寄生素子の定数を格納し、前記第2の寄生素子の定数を前記対応付けデータに基づいて前記マスタ回路図に付加された対応する第1の寄生素子だけにバックアノテーションすることを特徴とするバックアノテーション方法。
FI (3)：
G06F 15/60 662 A
, G06F 15/60 656 R
, G06F 15/60 666 A
