Pat
J-GLOBAL ID：200903013554261760

アレイアンテナ

Inventor：
中田 大平

About 中田 大平

, 
佐竹 芳彰

About 佐竹 芳彰

, 
鈴木 潤一郎

About 鈴木 潤一郎


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (22)： 鈴江 武彦 ,  蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  勝村 紘 ,  橋本 良郎 ,  風間 鉄也 ,  河井 将次 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
Gazette classification：公開公報
Application number (International application number)：2008088662
Publication number (International publication number)：2009246547
Application date： Mar. 28, 2008
Publication date： Oct. 22, 2009
Summary：
【課題】従来に比べ全体の寸法や重量を小さくでき、また安価にもできる、ディジタルによるビームフォーミング方式を採用したアレイアンテナを提供することである。【解決手段】この発明に従ったアレイアンテナは、複数のアンテナ素子10と、アンテナ素子からの受信信号をディジタルに変換するアナログ・ディジタル変換回路12と、各アンテナ素子からのディジタル化された受信信号を遅延する遅延回路14と、各アンテナ素子からのディジタル化され遅延された受信信号をシストリックに複素乗算する複素乗算回路16と、を備えており、前記複素乗算回路が、複数のアンテナ素子からのディジタル化され遅延された複数の受信信号に対し、1つの複素乗算器16Aと、スイッチ回路及び遅延回路16Bを含む乗算回路と、を備えている、ことを特徴としている。【選択図】 図2
Claim (excerpt)：
複数のアンテナ素子と、アンテナ素子からの受信信号をディジタルに変換するアナログ・ディジタル変換回路と、各アンテナ素子からのディジタル化された受信信号を遅延する遅延回路と、各アンテナ素子からのディジタル化され遅延された受信信号をシストリックに複素乗算する複素乗算回路と、を備えたアレイアンテナであって、 前記複素乗算回路が、複数のアンテナ素子からのディジタル化され遅延された複数の受信信号に対し、1つの複素乗算器と、スイッチ回路及び遅延回路を含む乗算回路と、を備えている、 ことを特徴とするアレイアンテナ。
IPC (3)：
H01Q 3/26 ,  H01Q 21/06 ,  G01S 7/02
FI (3)：
H01Q3/26 ,  H01Q21/06 ,  G01S7/02 F
F-Term (9)：
5J021AA05 ,  5J021DB01 ,  5J021FA13 ,  5J021FA16 ,  5J021FA31 ,  5J021HA04 ,  5J021JA07 ,  5J070AD09 ,  5J070AH31
Patent cited by the Patent：
Cited by applicant (7)
Show all
Cited by examiner (2)
  • DBFアンテナ装置
    Gazette classification：公開公報   Application number：特願平9-013993   Applicant：株式会社東芝
  • 受信機
    Gazette classification：公開公報   Application number：特願2000-372570   Applicant：株式会社日立国際電気

Return to Previous Page

TOP

BOTTOM