Pat
J-GLOBAL ID：200903013555794347

半導体装置とその製造方法

Inventor：
相田 聡

About 相田 聡


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 三好 秀和 (外3名)
Gazette classification：公開公報
Application number (International application number)：1997260328
Publication number (International publication number)：1999102917
Application date： Sep. 25, 1997
Publication date： Apr. 13, 1999
Summary：
【要約】【課題】 高耐圧特性を維持し、工程負担が少ない新規な構造のパワーデバイス用半導体装置とその製造方法を提供することである。【解決手段】 半導体基板上にエピタキシャル半導体層を形成する工程と、前記エピタキシャル半導体層表面に溝を形成する工程と、前記エピタキシャル半導体層表面上にゲート酸化膜とゲート電極を形成する工程と、前記ゲート電極を注入マスクとして用い、前記溝の周囲のエピタキシャル半導体層に第2導電型に寄与する不純物イオンを注入し、その後半導体基板をアニールし、ベース領域を形成する工程とを有する。1回のイオン注入工程により、中央に深い拡散領域を有するベース領域を形成することができる。
Claim (excerpt)：
第1導電型もしくは第2導電型の半導体基板と、前記半導体基板の裏面に形成されたドレイン電極と、前記半導体基板の主表面に形成された第1導電型の半導体層と、前記半導体層の主表面に形成された第1溝と、前記第1溝の側面および底面を含む周囲に形成された第2導電型の第1不純物拡散領域と、前記第1溝の側面周囲に、前記溝より浅く形成された第1導電型の第2不純物拡散領域と、前記第2不純物拡散領域の露出表面と前記半導体層の露出表面とに挟まれた前記第1不純物拡散領域の露出表面を少なくとも覆うように形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを有する半導体装置。
IPC (2)：
H01L 21/336 ,  H01L 29/78
FI (4)：
H01L 29/78 658 C ,  H01L 29/78 301 X ,  H01L 29/78 652 B ,  H01L 29/78 652 P
Patent cited by the Patent：
Cited by examiner (4)
  • 特開平2-076235
  • 特開昭62-018767
  • 特開平1-272151
Show all

Return to Previous Page

TOP

BOTTOM