Pat

J-GLOBAL ID：200903013610695671

マスクデータパターン生成方法

Inventor： 藤村 康弘 ,  大河 正明 ,  平尾 謙次 ,  高橋 敏郎
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：2000239263
Publication number (International publication number)：2002055431
Application date： Aug. 08, 2000
Publication date： Feb. 20, 2002
Summary：

【要約】【課題】 製品のマスク払い出しまでのTATを大幅に短縮することができるマスクデータパターン生成方法を提供する。【解決手段】 ゲートアレイなどのASIC製品のように段階的にレイアウトパターンを生成する半導体製品に適用され、ステップS101〜S108に従い、製品論理毎にパターンが変化しないセルパターンに対して配置配線前にOPC処理を予め行い、このOPC処理済みセルパターンをデータベースに登録しておく。それとは別に、製品論理の配置情報に従って生成された配線パターンに対してOPC処理を行い、このOPC処理済み配線パターンと前記データベースに登録したOPC処理済みセルパターンを配置した配置パターンとを合成してOPC処理済みチップパターンを生成し、このOPC処理済みチップパターンをマスクデータパターンとしてマスクを生成する。

Claim (excerpt)：

製品の拡散層のレイアウトパターン1種に対して配線層のレイアウトパターンが複数種該当し、予め製品に対して共通に用意されたセルパターンの配置を行い、この配置したセル間に接続する配線パターンを生成して製品のレイアウトパターンを生成するように、前記配線層のレイアウトパターンを段階的に生成する製品のマスクデータパターン生成方法であって、前記製品に対して共通に用意されたセルパターンのOPC処理済みパターン、またはOPC処理演算用パターンを予め設計レイアウトデータ中に保持しておくことを特徴とするマスクデータパターン生成方法。

IPC (4)：

G03F 1/08 ,  G06F 17/50 658 ,  H01L 21/027 ,  H01L 21/82

FI (4)：

G03F 1/08 A ,  G06F 17/50 658 M ,  H01L 21/30 502 P ,  H01L 21/82 D

F-Term (14)：

2H095BB01 ,  5B046AA08 ,  5B046BA04 ,  5B046FA04 ,  5B046FA06 ,  5B046FA12 ,  5B046GA06 ,  5B046KA06 ,  5F064AA03 ,  5F064DD03 ,  5F064DD05 ,  5F064EE03 ,  5F064HH09 ,  5F064HH12