Pat
J-GLOBAL ID：200903013615029912
可変分解能A/D変換器
Inventor：
Applicant, Patent owner：
Agent (7)：
鈴江 武彦
, 村松 貞男
, 坪井 淳
, 橋本 良郎
, 河野 哲
, 中村 誠
, 河井 将次
Gazette classification：公開公報
Application number (International application number)：2002381377
Publication number (International publication number)：2004214905
Application date： Dec. 27, 2002
Publication date： Jul. 29, 2004
Summary：
【課題】電波環境に応じて通信方式を切り替えるような無線通信に適した分解能可変でかつ低消費電力のA/D変換器を提供する。【解決手段】サンプルホールド回路11の後段に縦列接続された変換ステージから出力されるディジタル信号を合成してディジタル出力信号16を得るパイプライン型ADCにおいて、サンプルホールド回路11では、必要とされる分解能に応じた個数の並列接続されたサンプルホールドユニットによってアナログ入力信号10をサンプルホールドする。前段の可変変換ステージ12A,12Bでは、サブADCで得られたディジタル信号を必要とされる分解能に応じた個数のサブDACによってアナログ信号に変換すると共に残差信号を出力し、後段の非変換ステージ13A〜13Nでは、サブADCで得られたディジタル信号を一つのサブDACによってアナログ信号に変換すると共に残差信号を出力する。【選択図】 図1
Claim (excerpt)：
並列に接続された複数のサンプルホールドユニットを含み、必要とされる分解能に応じた個数のサンプルホールドユニットによってアナログ入力信号をサンプルホールドするサンプルホールド回路と;
入力される第1のアナログ信号を第1のディジタル信号に変換する第1サブA/D変換器及び並列に接続された複数の第1サブD/A変換器をそれぞれ含み、必要とされる分解能に応じた個数の第1サブD/A変換器によって該第1のディジタル信号を第2のアナログ信号に変換すると共に前記第1及び第2のアナログ信号の差信号を出力する、前記サンプルホールド回路の出力側に縦列接続された複数の第1変換ステージと;
入力される第3のアナログ信号を第2のディジタル信号に変換する第2サブA/D変換器及び該第2のディジタル信号を第4のアナログ信号に変換すると共に前記第3及び第4のアナログ信号の差信号を出力する第2サブD/A変換器をそれぞれ含み、終段の前記可変変換ステージの出力側に縦列接続された複数の第2変換ステージと;
前記複数の第1変換ステージにより得られる複数の前記第1のディジタル信号及び前記複数の第2変換ステージにより得られる複数の前記第2のディジタル信号を合成してディジタル出力信号を生成する合成回路とを具備する可変分解能A/D変換器。
IPC (2)：
FI (2)：
F-Term (11)：
5J022AA15
, 5J022AB07
, 5J022AC02
, 5J022BA06
, 5J022BA07
, 5J022CA10
, 5J022CB06
, 5J022CE01
, 5J022CE04
, 5J022CF02
, 5J022CF07
