Pat

J-GLOBAL ID：200903013652720587

半導体レーザおよびその製造方法

Inventor： 佐々木 達也
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994138820
Publication number (International publication number)：1996008482
Application date： Jun. 21, 1994
Publication date： Jan. 12, 1996
Summary：

【要約】【目的】 高注入時にも光出力の飽和が少ない埋め込みリッジ構造半導体レーザを実現する。【構成】 n型半導体基板1上にn型ワイドギャップ層3を全面に形成した後、活性層6を含む多層構造をメサストライプ状に形成し、さらに全面にp型埋め込み層8を形成する。このとき、p型埋め込み層8に添加された不純物が成長中に拡散し、ワイドギャップ層3内にpn接合を形成することにより、電流狭窄領域のビルトイン電圧を増大させ、高バイアス時の漏れ電流を抑制する。

Claim (excerpt)：

第1の導電型を有する半導体基板上に、少なくとも第1の導電型を有する第1の半導体層、第1の導電型を有する第2の半導体層、第1の導電型を有する第3の半導体層であるクラッド層、第4の半導体層である活性層、第2の導電型を有する第5の半導体層であるクラッド層がこの順に積層され、かつ前記第3の半導体クラッド層、第4の半導体活性層、および第5の半導体クラッド層はメサストライプ構造を形成しており、さらに第2の導電型を有する第6の半導体層である埋め込み層が前記第3の半導体クラッド層、第4の半導体活性層、および第5の半導体クラッド層を覆い、かつ前記メサ構造の両脇で前記第2の半導体層に接している構造を有する半導体レーザにおいて、前記第1の半導体層が少なくとも前記第2の半導体層および前記第6の半導体層より広い禁制帯幅を有し、かつ前記第2の半導体層と前記第6の半導体埋め込み層が接している領域において、前記第2の半導体層の全部および前記第1の半導体層の一部が第2の導電型に反転して、pn接合が前記第1の半導体層内に形成されていることを特徴とする半導体レーザ。