Pat

J-GLOBAL ID：200903013670880486

半導体装置及びその製造方法

Inventor： 宮本 昭一
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997161118
Publication number (International publication number)：1999008390
Application date： Jun. 18, 1997
Publication date： Jan. 12, 1999
Summary：

【要約】【課題】 小さい占有面積で大きな電流を得ることができる半導体装置、特に薄膜トランジスタを実現する。【解決手段】 薄膜トランジスタのチャネル及びゲートにそれぞれ複数の分岐を設け、少なくとも1以上或いはすべての分岐チャネルを分岐ゲートで立体交差的に取り巻くように構成する。すなわち、分岐チャネルの周りを分岐ゲートが取り囲み、分岐ゲートの周りを分岐チャネルが取り囲むように立体的に交差させる。これにより、チャネル面積を増大させ、電流を増大させる。

Claim (excerpt)：

半導体基板の表面に形成された絶縁膜と、この絶縁膜の表面に延在して形成された底部分岐ゲート及びこの底部分岐ゲートから分岐して上記底部分岐ゲートの上層に延在し相互の間に貫通孔を有する複数の分岐ゲートとからなるゲートと、前記ゲート貫通孔の一方の側から分岐して前記各貫通孔を通る分岐チャネルを有し前記ゲート貫通孔の他の側で一体にされたチャネルと、前記ゲートと前記チャネルの間に形成されたゲート絶縁膜と、前記ゲート貫通孔の両側のチャネルにそれぞれ接続して形成されたソース/ドレイン領域とを備えたことを特徴とする半導体装置。

IPC (4)：

H01L 29/786 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 21/336

FI (6)：

H01L 29/78 617 K ,  H01L 27/10 381 ,  H01L 29/78 617 N ,  H01L 29/78 617 V ,  H01L 29/78 617 M ,  H01L 29/78 618 C