Pat

J-GLOBAL ID：200903013673877621

記憶装置

Inventor： 林 美志夫
Applicant, Patent owner： 株式会社アドバンテスト
Gazette classification：公開公報
Application number (International application number)：1998332636
Publication number (International publication number)：2000163996
Application date： Nov. 24, 1998
Publication date： Jun. 16, 2000
Summary：

【要約】【課題】 大容量メモリのアドレスの深さが1G(230)以上と非常に大きくなってもテスト時間を大幅に低減できる記憶装置。【解決手段】 アドレス信号とR信号とW信号とでデータを指定番地のメモリに記憶し出力する記憶装置で、テストと通常動作を切り換える信号と、大容量メモリ部のメモリを等分割したブロックと、ブロック内のアドレス信号とブロック選択信号を入力しデコードする手段と、ブロック選択信号とテスト信号で生成したEB信号をブロックと不一致検出回路に与える手段と、W信号でデータをブロックの指定番地に記憶させR信号で指定番地からデータを読み出し不一致検出回路を介して出力させる手段と、2つのブロックからのデータを入力しテストモード時にはデータの対応するビットが不一致かを検出して出力し通常動作時には指定番地のデータのみを出力する不一致検出回路とから成る。

Claim (excerpt)：

アドレス信号を入力してメモリ部の指定番地のメモリセルを特定し、ライト信号で入力データをメモリ部の指定番地のメモリセルに記憶し、リード信号でメモリ部の指定番地のデータを出力する記憶装置において、テストモードと通常動作モードとを切り換えるテスト信号を入力するテスト信号入力手段と、大容量メモリ部のメモリセルを等分割した複数のメモリブロックと、アドレス信号をメモリブロック内のアドレス信号とブロックセレクト信号とに2分割して、それぞれをデコードするアドレス信号入力手段と、デコードされた複数のブロックセレクト信号とテスト信号とでもって生成した複数のイネーブル信号を、それぞれのメモリブロックと不一致検出回路とに与える複数のオアゲート手段と、ライト信号で入力データをイネーブルされたメモリブロックの指定番地に記憶させ、リード信号でイネーブルされたメモリブロックの指定番地からデータを読み出し不一致検出回路を介して出力させるリード・ライト信号入力手段と、複数のメモリブロックのうち2つからのデータ信号をそれぞれ入力し、テストモード時にはデータの対応するビットが一致するか不一致かを検出して出力し、通常動作時には指定番地のデータのみを出力する1以上の不一致検出回路と、を具備することを特徴とする記憶装置。

IPC (2)：

G11C 29/00 671 ,  G11C 17/00

FI (2)：

G11C 29/00 671 R ,  G11C 17/00 D

F-Term (10)：

5B003AA00 ,  5B003AB00 ,  5B003AC00 ,  5B003AD02 ,  5B003AD08 ,  5B003AE04 ,  5L106AA00 ,  5L106DD02 ,  5L106DD06 ,  5L106DD11