Pat

J-GLOBAL ID：200903013676705023

IC製造のためのオキシナイトライド誘電体プロセス

Inventor： ヤング オック キム ,  ラリタ マンチャンダ ,  ガリー ロバート ウィーバー
Applicant, Patent owner： アメリカン テレフォン アンド テレグラフ カムパニー
Agent (1)： 岡部 正夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994052372
Publication number (International publication number)：1994302814
Application date： Mar. 24, 1994
Publication date： Oct. 28, 1994
Summary：

【要約】【目的】 本発明はMOS集積回路の作成方法を提供する。【構成】 MOSデバイス用ゲート誘電体の作製方法は、最初にシリコン・オキシナイトライド層を形成する工程、次にオキシナイトライド層の下に二酸化シリコン層を形成する工程を含む。オキシナイトライド層は、シリコン基板の酸化領域への酸素の拡散を制御する薄膜の役割をする。

Claim (excerpt)：

a)主表面に隣接して、誘電体層を形成する工程;b)誘電体層上にゲート電極層を堆積させる工程を含む主表面を有するシリコン基板上への少くとも1個のMOSデバイスの作製方法において、c)シリコン・オキシナイトライド層の形成及びd)(c)の後、酸素を含む化学種が、オキシナイトライド層を貫いて、基板の表面まで移動し、そこで反応し、シリコン・オキシナイトライド層に隣接して、その下に層を生じ、前記下部層は二酸化シリコンを含む方法。

IPC (3)：

H01L 29/784 ,  H01L 21/316 ,  H01L 21/318

Patent cited by the Patent：

Cited by examiner (5)

• 特開平1-248561
  
• 特開昭59-018677
  
• 特開昭54-163679
  
• 特開昭51-102469
  
• 特開昭51-135477