Pat
J-GLOBAL ID:200903013731665354

半導体プロセスにシリサイドコンタクトを使用する方法

Inventor:
Applicant, Patent owner:
Agent (3): 鈴木 正剛 ,  佐野 良太 ,  村松 義人
Gazette classification:公表公報
Application number (International application number):2004515734
Publication number (International publication number):2006516174
Application date: Jun. 04, 2003
Publication date: Jun. 22, 2006
Summary:
シリサイドコンタクトを形成する方法は、ソース、ドレインおよびゲート領域のような、シリコンを含んだ活性デバイス領域上に、層を形成するステップを含む。この層は、一つ以上の金属シリサイドを形成できる(ニッケルのような)金属と、(NiSi2のような)第2金属シリサイドにおいては溶解せず、(NiSiのような)第1金属シリサイド中で溶解し得る材料(例えば、金属がニッケルであれば、Ge、Ti、Re、Ta、N、V、Ir、Cr、Zr)とすることができる。この層は、物理蒸着法、化学蒸着法、蒸発、レーザアブレーションまたはその他のたい積方法のようなデポジションによって、形成することができる。シリサイドコンタクトを形成する方法は、金属層を形成するステップと、上述したような材料を、金属層および(または)その下にあるシリコン層に注入するステップを含む。この材料は、金属層を形成する前に、シリコン層中に注入することができる。形成されるコンタクトは、第1金属シリサイドと、第2金属シリサイドよりも第1金属シリサイドに溶解しやすい材料を含む。 このコンタクトは、基板、シリコンを含む活性領域、および活性領域上に配置され、活性領域をメタライゼーション配線のような他の領域に電気的に接続することができるシリサイドコンタクトを含む半導体デバイスの一部となり得る。
Claim (excerpt):
半導体基板上に、シリコンを含む第1領域を形成するステップと、 前記第1領域上に、一つ以上の金属シリサイドを形成できる金属を含む層を形成するステップと、 前記層に、材料を注入するステップと、 前記シリコンと前記金属を反応させることによって、前記第1領域上に配置されるシリサイドを形成するステップと、を含む、 半導体プロセス方法。
IPC (1):
H01L 21/28
FI (1):
H01L21/28 301S
F-Term (12):
4M104BB01 ,  4M104BB21 ,  4M104BB38 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD55 ,  4M104DD78 ,  4M104DD81 ,  4M104DD84 ,  4M104FF14 ,  4M104HH16
Patent cited by the Patent:
Cited by examiner (6)
Show all

Return to Previous Page