Pat

J-GLOBAL ID：200903013763934608

MOS型電界効果トランジスタ及びその製造方法

Inventor： 山崎 武
Applicant, Patent owner： ソニー株式会社
Agent (1)： 松隈 秀盛
Gazette classification：公開公報
Application number (International application number)：1997000306
Publication number (International publication number)：1998200096
Application date： Jan. 06, 1997
Publication date： Jul. 31, 1998
Summary：

【要約】【課題】 微細化しても、高速化の可能なMOS型電界効果トランジスタを得る。【解決手段】 第1導電型の半導体基板11にそれぞれ第2導電型のソース領域15及びドレイン領域15が形成され、半導体基板1内のソース領域15及びドレイン領域15間に形成されるべきチャンネルの中央部上にゲート絶縁層18が形成され、そのゲート絶縁層18上にゲート電極20が形成さてなるMOS型電界効果トランジスタにおいて、ソース領域15上及びドレイン領域15上にそれぞれゲート絶縁層18より厚い絶縁層13が形成されてなる。

Claim (excerpt)：

第1導電型の半導体基板にそれぞれ第2導電型のソース領域及びドレイン領域が形成され、上記半導体基板内の上記ソース領域及び上記ドレイン領域間に形成されるべきチャンネルの中央部上にゲート絶縁層が形成され、該ゲート絶縁層上にゲート電極が形成さてなるMOS型電界効果トランジスタにおいて、上記ソース領域上及び上記ドレイン領域上にそれぞれ上記ゲート絶縁層より厚い絶縁層が形成されてなることを特徴とするMOS型電界効果トランジスタ。

IPC (2)：

H01L 29/78 ,  H01L 21/28 301

FI (3)：

H01L 29/78 301 G ,  H01L 21/28 301 R ,  H01L 29/78 301 X