Pat

J-GLOBAL ID：200903013770175119

シンチレーション検出器用フィルタアンプ

Inventor： 伏見 和郎 ,  桑田 正彦
Applicant, Patent owner： 日本電子株式会社 ,  日本電子エンジニアリング株式会社
Agent (1)： 菅井 英雄 (外7名)
Gazette classification：公開公報
Application number (International application number)：1995015649
Publication number (International publication number)：1996211158
Application date： Feb. 02, 1995
Publication date： Aug. 20, 1996
Summary：

【要約】【目的】 計数率特性とS/Nの両方を満足することができるシンチレーション検出器用フィルタアンプを提供する。【構成】 シンチレータ20の発光信号はI/V変換器21で電圧に変換され、遅延回路22、増幅器23を介して反転増幅器24、積分回路25、及びバッファ26を含むベースライン再生回路に入力される。積分回路25の時定数はシンチレータ20の減衰時定数と等しく設定されている。そして、積分回路25はスイッチSW2 により信号が有意である期間だけ積分動作を行う。反転増幅器24、積分回路25、ベースライン再生回路の出力は加算回路27で加算され、GI28に入力される。GI28は信号が有意である期間だけ積分動作を行うので、シンチレータ20の発光出力が無駄なく利用でき、S/Nが良好であると共に、計数率特性が向上する。

Claim (excerpt)：

シンチレータの減衰時定数と同一の時定数を有し、シンチレーション検出器の出力信号を積分する積分回路と、シンチレーション検出器の出力信号を積分回路と同一極性で増幅する増幅回路と、増幅回路の出力信号と積分回路の出力信号を加算する加算回路と、加算回路の出力信号をシンチレータが発光している時間だけ積分するゲーテッドインテグレータとを備えることを特徴とするシンチレーション検出器用フィルタアンプ。