Pat

J-GLOBAL ID：200903013865533659

ハードウエアソート処理装置

Inventor： 薮下 正治 ,  北嶋 弘行 ,  加藤 正道 ,  迫田 行介
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1991303063
Publication number (International publication number)：1993143287
Application date： Nov. 19, 1991
Publication date： Jun. 11, 1993
Summary：

【要約】【目的】n個のプロセッサを一次元に接続し(2**n)次のソートを実現するハードウェアソート処理装置を提供する。【構成】大容量ファイルを少ないI/O回数でソートするためのn段からなる多段ソータで、n個のプロセッサエレメント(PE)をもち、k番目のPEは2**(k-1)個の比較済みデータ対からなるソートデータを前段PEとの共有メモリに格納し、各段のPEは、データ対のアドレスを次段PEに出力して、あらかじめ定めた整列順(昇順または降順)の早い方のデータを選択して上段から、順次、リードすることによって、2**n次のソートを実現する。

Claim (excerpt)：

パラグラフ先頭の半角スペース2ケを全角スペース1ケに全文訂正n個のプロセッサエレメントPEk(1≦k≦n)を一次元アレイに接続して、隣りの前記プロセッサエレメントに、順次、データを転送しながらデータを整列(ソート)する多段のハードウェアソータにおいて、各段の前記プロセッサエレメントにデータを処理するプロセッサと、あらかじめ定めた整列順序(昇順または降順)に整列する順序を決定したk段目のデータ対を2の(k-1)乗個分格納する第一の記憶手段と、前記第一の記憶手段の一対のデータの整列の順序を決定した結果を示す一ビットのフラグをそれぞれのデータ対に対応して格納した第二の記憶手段と、前記第二の記憶手段から読み出したフラグと前段プロセッサエレメントから出力されるアドレスAkに基づき次段プロセッサエレメントPEk+1に出力するアドレスAk+1を生成し出力するアドレス発生手段と、前段プロセッサエレメントから出力されるアドレスAkにより読み出した一対のデータのうちあらかじめ指定された整列順の遅い方に該当する第二のデータと前記アドレス発生手段により次段に出力したアドレスAk+1に基づいて次段プロセッサエレメントPEk+1から読み出した第三のデータを比較するデータ比較手段とを設け、前段プロセッサエレメントから出力されるアドレスAkに基づき前記第一の記憶手段から読み出した一対のデータのうちあらかじめ指定された整列順の早い方に該当する第一のデータを選択し前段プロセッサエレメントPEk-1に転送すること、前記アドレス発生手段から次段プロセッサエレメントPEk+1に出力したアドレスAk+1に対して次段プロセッサエレメントPEk+1から転送される第三のデータを入力することを特徴とするハードウェアソート処理装置。

IPC (2)：

G06F 7/24 ,  G06F 15/16 390