Pat

J-GLOBAL ID：200903013904022985

半導体装置及びその製造方法

Inventor： 山寺 秀哉 ,  大脇 健史 ,  多賀 康訓 ,  飯田 眞喜男 ,  大川 誠 ,  磯部 良彦 ,  安部 博文
Applicant, Patent owner： 株式会社豊田中央研究所 ,  日本電装株式会社
Agent (1)： 大川 宏
Gazette classification：公開公報
Application number (International application number)：1995140831
Publication number (International publication number)：1996064684
Application date： Jun. 07, 1995
Publication date： Mar. 08, 1996
Summary：

【要約】【目的】 溶断必要エネルギーの低減が可能なフェーズ溶断型半導体装置およびその製法を目的とする。【構成】 熱溶断可能な薄膜抵抗体を具備する半導体装置であって、絶縁膜2を介して基板1上に形成された薄膜抵抗体3はクロムシリコンタングステンで構成され、溶断面の上面はシコン酸化物系の膜7および8で積層され、溶断面の両側にはバリア膜4を介してアルミニウム膜5が設けられている。この半導体装置は、溶断エネルギーを格段に削減する基板1上に第1の絶縁膜2、薄膜抵抗体3、バリア膜4、アルミ膜6を順次形成する積層工程と、薄膜抵抗体6の溶断領域31上にバリア膜4、アルミ膜5を除去するエッチング工程と、シリコン系絶縁膜7、8を堆積する絶縁膜形成工程により製造できる

Claim (excerpt)：

シリコン系絶縁膜で囲覆され、加熱溶断可能な薄膜抵抗体を具備する半導体装置において、前記薄膜抵抗体はクロム、シリコン、タングステンで構成されていることを特徴とする半導体装置。

IPC (3)：

H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 21/82 F ,  H01L 27/04 P