Pat
J-GLOBAL ID：200903013986209085
半導体薄膜素子の製造方法
Inventor：
,
,
,
,
Applicant, Patent owner：
Agent (1)：
林 敬之助
Gazette classification：公開公報
Application number (International application number)：1992026535
Publication number (International publication number)：1993224237
Application date： Feb. 13, 1992
Publication date： Sep. 03, 1993
Summary：
【要約】【目的】 半導体薄膜素子の研削あるいはエッチングによる製造上の問題点の快決及び生産性の向上に関する。【構成】 半導体単結晶基板1上に絶縁層2、集積回路を形成した半導体単結晶薄膜層3、素子平坦化層4、接着層5、担体層6の順に構成された半導体基板7から、前記半導体単結晶基板1を適当量研削した後、異方性エッチングにより、前記研削残りの半導体単結晶基板1を除去し、半導体薄膜素子7を形成する半導体薄膜素子の製造方法である。【効果】 研削によりエッチングにかかる時間が短縮できるので、外周部の接着剤の剥離が大幅に少なくなる。これと同時に、集積回路を形成する半導体製造行程に於て半導体単結晶基板のエッチング面に不均一に付着あるいは形成された種々の薄膜を除去し、半導体単結晶基板のエッチング面を均一な状態にすることができるためエッチングムラを改善することができる。
Claim (excerpt)：
絶縁層と集積回路からなる半導体単結晶薄膜層と素子平坦化層と接着層と担体層とを有する半導体薄膜素子の製造方法において、半導体単結晶基板上に絶縁層、集積回路からなる半導体単結晶薄膜層、素子平坦化層、接着層、担体層の順に構成された半導体基板から、前記半導体単結晶基板の一部を残して研削した後、異方性エッチングにより前記研削残りの半導体単結晶基板を除去することを特徴とする半導体薄膜素子の製造方法。
IPC (5)：
G02F 1/136 500
, H01L 21/304 331
, H01L 27/12
, H01L 21/336
, H01L 29/784
