Pat
J-GLOBAL ID：200903014026690273

半導体装置及びその製造方法

Inventor：
柊田 大司

About 柊田 大司


Applicant, Patent owner：
セイコーエプソン株式会社

About セイコーエプソン株式会社


Agent (3)： 柳瀬 睦肇 ,  宇都宮 正明 ,  渡部 温
Gazette classification：公開公報
Application number (International application number)：2004217351
Publication number (International publication number)：2006041107
Application date： Jul. 26, 2004
Publication date： Feb. 09, 2006
Summary：
【課題】 微細化された半導体装置において、半導体素子相互間及び配線相互間に層間絶縁膜が十分に埋め込む。【解決手段】半導体基板1に形成された半導体素子と、半導体素子上及び半導体基板1上に位置し、下地膜としての第1の絶縁膜9aと、第1の絶縁膜9a上に位置し、O3とTEOSを反応させるCVD法により形成された第2の絶縁膜9bと、第2の絶縁膜9b上に位置し、プラズマCVD法により形成され、表面がCMP法により平坦化された第3の絶縁膜9cと、第1乃至第3の絶縁膜に形成され、半導体素子上に位置する接続孔10a,10bと、接続孔10a,10bに埋め込まれた導電体11a,11bと、第3の絶縁膜9c上に形成され、導電体11a,11bを介して半導体素子に接続する配線12a,12bとを具備する。【選択図】 図2
Claim (excerpt)：
半導体基板に形成された半導体素子と、 前記半導体素子上及び前記半導体基板上に形成された第1の絶縁膜と、 前記第1の絶縁膜上に位置し、O3とTEOSを反応させるCVD法により形成された第2の絶縁膜と、 前記第2の絶縁膜上に形成され、表面がCMP法により平坦化された第3の絶縁膜と、 前記第1乃至第3の絶縁膜に形成され、前記半導体素子上に位置する接続孔と、 前記接続孔に埋め込まれた導電体と、 を具備する半導体装置。
IPC (4)：
H01L 21/768 ,  C23C 16/42 ,  H01L 21/316 ,  H01L 23/522
FI (5)：
H01L21/90 P ,  C23C16/42 ,  H01L21/316 M ,  H01L21/90 C ,  H01L21/90 M
F-Term (62)：
4K030AA06 ,  4K030AA09 ,  4K030AA14 ,  4K030BA44 ,  4K030FA01 ,  4K030LA02 ,  5F033HH04 ,  5F033HH09 ,  5F033HH11 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ09 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK09 ,  5F033KK11 ,  5F033KK25 ,  5F033KK27 ,  5F033KK33 ,  5F033MM01 ,  5F033MM05 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033QQ03 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ74 ,  5F033QQ76 ,  5F033RR04 ,  5F033RR06 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033SS25 ,  5F033SS27 ,  5F033TT02 ,  5F033TT08 ,  5F033VV07 ,  5F033WW01 ,  5F033XX02 ,  5F033XX09 ,  5F058BA20 ,  5F058BD04 ,  5F058BD10 ,  5F058BF02 ,  5F058BF07 ,  5F058BF23 ,  5F058BF25 ,  5F058BF29 ,  5F058BF30 ,  5F058BJ02
Patent cited by the Patent：
Cited by applicant (1)

Return to Previous Page

TOP

BOTTOM