同期型半導体記憶装置

Inventor： ,
Applicant, Patent owner：
Agent (1)：吉田茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994320699
Publication number (International publication number)：1996180676
Application date： Dec. 22, 1994
Publication date： Jul. 12, 1996
Summary：

【要約】【目的】動作周波数に変動があっても、常に正確な内部クロック信号を得ることができる内部クロック発生回路を有する同期型半導体記憶装置を得る。【構成】 SDRAM内のPLL回路の電圧制御発振器におけるリングオシレータの主要部であるインバータIG1〜インバータIG(N+M)が直列に接続され、インバータIGNの出力部がノードN1に接続され、インバータIG(N+M)の出力部がノードN2に接続され、インバータIG1の入力部がノードN3に接続される。スイッチ回路2は、CASレイテンシ情報V1に基づき、ノードN1〜N3間及びノードN2〜N3間のうち一方の経路を導通状態にする。すなわち、CASレイテンシ情報V1が比較的大きいCASレイテンシを指示するときノードN1〜N3間を導通状態にし、比較的小さいCASレイテンシを指示するときノードN2〜N3間を導通状態する。

Claim (excerpt)：

外部クロック信号に同期して動作し、前記外部クロック信号に基づき内部クロック信号を発生する内部クロック信号発生回路を有する同期型半導体記憶装置であって、前記内部クロック信号発生回路は、前記同期型半導体記憶装置の動作周波数に関連した情報である動作周波数関連情報に基づき、前記内部クロック信号の発振周波数帯域を変更することを特徴とする、同期型半導体記憶装置。

Patent cited by the Patent：

Cited by examiner (6)

特開昭64-062023
同期型半導体記憶装置および半導体記憶装置
Gazette classification：公開公報 Application number：特願平5-296339 Applicant：三菱電機エンジニアリング株式会社, 三菱電機株式会社
クロック同期型DRAM
Gazette classification：公開公報 Application number：特願平4-236870 Applicant：株式会社日立製作所

Show all

Return to Previous Page