Pat
J-GLOBAL ID：200903014081263309
炭化珪素半導体装置の製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
伊藤 洋二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998040550
Publication number (International publication number)：1999238742
Application date： Feb. 23, 1998
Publication date： Aug. 31, 1999
Summary：
【要約】【課題】 プレーナ型MOSFETにおける高移動度化を図る。【解決手段】 n- 型炭化珪素エピ層2及びp- 型炭化珪素ベース領域3a、3bの上部に表面チャネル層をエピタキシャル成長させる前に、p- 型炭化珪素ベース領域3a、3b及びn- 型炭化珪素エピ層2の表面をRIEによってエッチングし、さらにp- 型炭化珪素ベース領域3a、3b及びn- 型炭化珪素エピ層2の表面を水素雰囲気中の熱処理によってエッチングする。これにより、表面チャネル層をエピタキシャル成長させるウェハ表面の状態を良好にすることができ、表面チャネル層の結晶性を良好にすることができる。このため、表面チャネル層のチャネル移動度を向上することができ、プレーナ型パワーMOSFETの高移動度化を図ることができる。
Claim (excerpt)：
第1導電型の半導体基板(1)の主表面上に、この半導体基板(1)よりも高抵抗な炭化珪素よりなる第1導電型の半導体層(2)を形成する工程と、前記半導体層(2)の表層部の所定領域に、所定深さを有する第2導電型のベース領域(3a、3b)をイオン注入によって形成する工程と、前記ベース領域(3a、3b)及び前記半導体層(2)の表面をRIE(Riactive Ion Etching)によってエッチングする工程と、前記ベース領域(3a、3b)及び前記半導体層(2)の表面を水素雰囲気中の熱処理によってエッチングする工程と、前記半導体層(2)及び前記ベース領域(3a、3b)の上部に表面チャネル層(5)をエピタキシャル成長させる工程と、前記ベース領域(3a、3b)の表層部の所定領域に、前記表面チャネル層(5)に接すると共に該ベース領域(3a、3b)の深さよりも浅い第1導電型のソース領域(4a、4b)を形成する工程とを備えた炭化珪素半導体装置の製造方法。
IPC (2)：
FI (2)：
H01L 29/78 658 E
, H01L 29/78 652 E
