Pat

J-GLOBAL ID：200903014202531055

張り合わせ半導体基板の製造方法

Inventor： 田中 恵一 ,  原田 均 ,  大井 浩之 ,  菅原 誠 ,  岡田 千鶴子 ,  森田 悦郎
Applicant, Patent owner： 三菱マテリアル株式会社 ,  三菱マテリアルシリコン株式会社
Agent (1)： 安倍 逸郎
Gazette classification：公開公報
Application number (International application number)：1994136476
Publication number (International publication number)：1995320994
Application date： May. 26, 1994
Publication date： Dec. 08, 1995
Summary：

【要約】【目的】 剥がれ等の不具合の発生をなくした張り合わせ半導体基板の製造方法を提供する。【構成】 クリーンブース内部の炭素濃度を100ppt以下にコントロールしておく。この雰囲気中で鏡面研磨したシリコンウェーハ同士を接着治具を使用して張り合わせる。一方のウェーハを略半球状に湾曲させてその湾曲面の中心位置から周縁に向かって一定の速度で張り合わせる。この張り合わせはIRカメラで撮影しておく。その後1100°C、2時間熱処理を行う。

Claim (excerpt)：

2枚の半導体基板の主面同士を重ね合わせて1枚の張り合わせ半導体基板を製造する張り合わせ半導体基板の製造方法において、上記張り合わせを炭素濃度が100ppt以下の雰囲気にて行うことを特徴とする張り合わせ半導体基板の製造方法。