Pat

J-GLOBAL ID：200903014250007031

半導体製造方法および装置

Inventor： 玉井 高広 ,  長谷部 有弘 ,  名取 巌
Applicant, Patent owner： 株式会社日立製作所 ,  日立東京エレクトロニクス株式会社
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1995096675
Publication number (International publication number)：1996293539
Application date： Apr. 21, 1995
Publication date： Nov. 05, 1996
Summary：

【要約】【目的】 静電吸着の信頼性の向上と被処理物の処理特性の向上を図る半導体製造方法および装置を提供する。【構成】 ウェハ1を載置する被処理物搭載面3aに絶縁材からなる皮膜2が形成された試料台3と、ウェハ1の直径より小さい直径の内周面4aを有する絶縁性リング部材4と、ウェハ1の側面1aに対応した内周面5aを有しかつ内周面5aの直径がウェハ1の直径より大きく形成された絶縁性カバー部材5と、被処理物搭載面3aに載置されたウェハ1の周辺部6にプラズマを生成する高周波電源7と、試料台3の被処理物搭載面3aに静電吸着力を発生させるDC電源8とから構成され、絶縁性リング部材4の被処理物搭載面4bと皮膜2の表面2aとが研磨によって同一面に形成され、ウェハ1の外周部裏面を絶縁性リング部材4の被処理物搭載面4bに密着させた状態でウェハ1を静電吸着保持する。

Claim (excerpt)：

プラズマを利用して被処理物を処理する半導体製造方法であって、前記被処理物を試料台の被処理物搭載面に載置し、前記被処理物の周辺部に前記プラズマを生成し、前記被処理物の外周部裏面を前記試料台に設置された絶縁性リング部材の被処理物搭載面に密着させた状態で前記被処理物を静電吸着保持し、前記プラズマを利用して前記被処理物を処理することを特徴とする半導体製造方法。

IPC (4)：

H01L 21/68 ,  H01L 21/02 ,  H01L 21/3065 ,  B23Q 3/15

FI (4)：

H01L 21/68 R ,  H01L 21/02 Z ,  B23Q 3/15 D ,  H01L 21/302 B