Pat

J-GLOBAL ID：200903014332461725

入出力制御装置における高負荷状態評価回路

Inventor： 塚原 克美
Applicant, Patent owner： 茨城日本電気株式会社
Agent (1)： 村田 幹雄
Gazette classification：公開公報
Application number (International application number)：1991360125
Publication number (International publication number)：1993181763
Application date： Dec. 27, 1991
Publication date： Jul. 23, 1993
Summary：

【要約】【目的】 複数チャネルに周辺制御装置と周辺装置を接続せずに高負荷状態を発生させ、それらを接続する作業と時間コストを削減する。【構成】 複数のチャネル制御部30と上位装置(主記憶)とのデータ転送を制御するデータ転送制御部10があり、このデータ転送制御部10を制御するプロセッサ20とこのプロセッサ10を動作させるためのファームウエアが格納されている制御記憶部40とがある。また、実行抑止の時間間隔を設定するカウンタ50と、このカウンタ50を減算する減算器60と、減算器60が0となったとき実行抑止信号aをプロセッサ20に対して発生させる実行抑止回路70とを備えた。

Claim (excerpt)：

複数のチャネル制御部と主記憶との間のデータの転送を制御するデータ転送制御部と、前記データ転送制御部を制御するプロセッサと、前記プロセッサが動作するためのファームウエアが格納されている制御記憶部とを有する入出力制御装置において、前記プロセッサの実行の抑止の時間間隔を設定するカウンタと、前記カウンタの値を減算する減算器と、前記減算器の出力結果が0となったとき前記プロセッサの実行を抑止する実行抑止回路とを備えたことを特徴とする入出力制御装置における高負荷状態評価回路。

IPC (2)：

G06F 13/00 301 ,  G06F 13/12 330