Pat

J-GLOBAL ID：200903014336145291

半導体記憶装置

Inventor： 松岡 秀行 ,  山中 俊明 ,  角南 英夫 ,  木村 紳一郎 ,  伊藤 清男
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1996333372
Publication number (International publication number)：1998173148
Application date： Dec. 13, 1996
Publication date： Jun. 26, 1998
Summary：

【要約】【課題】 DRAMは、そのメモリセルの微細化と共に、必要蓄積電荷を確保するための、蓄積容量部の高層化が深刻な懸念事項になる。従来、用いられてきた王冠型メモリセルでさえ、メモリセル部と周辺回路部との間の段差が増大するため、加工は極めて困難になる。こうした、高段差の問題を解決するセルとして、平坦化した後に蓄積容量部となるトレンチを形成する平坦型DRAMが提案されているが、トレンチの内側面を蓄積容量部として用いるために、王冠型メモリセルに比べて、蓄積容量部の高さが高くなる。この結果として、高アスペクト比の穴加工やプラグの形成等が必要となり、加工が困難になる。また、高アスペクト比プラグによって、寄生抵抗が増大するという危惧も生じる。【解決手段】 本発明では、蓄積容量トレンチ内において、キャパシタ絶縁膜を折り返し、キャパシタ絶縁膜の面積を増大させる構造とした。【効果】 蓄積容量トレンチの高さを低減できる。この結果として、加工が容易になり、また寄生抵抗を減少することもできる。

Claim (excerpt)：

キャパシタ絶縁膜が、トレンチ内において折り返されていることを特徴とする半導体記憶装置。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 27/10 625 C ,  H01L 27/04 C