Pat

J-GLOBAL ID：200903014359077013

半導体装置の製造方法

Inventor： 尾方 秀謙
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 河野 登夫
Gazette classification：公開公報
Application number (International application number)：1992151363
Publication number (International publication number)：1993326556
Application date： May. 18, 1992
Publication date： Dec. 10, 1993
Summary：

【要約】【目的】 キャリア移動度が充分でドレイン破壊電圧が高いSOI素子を製造する半導体装置の製造方法を提供する。【構成】 p型のSi基板1上に酸化膜2を形成し、横方向固相成長技術により酸化膜2上に膜厚1000ÅのSOI層3を成長させる。SOI層3上に 500Å厚みにポリシリコンのゲート電極4を形成する。イオン注入を行ってSOI層3のソース,ドレイン領域を形成する部分にn- 拡散領域9,9を形成する。そしてゲート電極4のn- 拡散領域9,9側に絶縁体のサイドウォールスペーサ10,10 を形成する。次に、シリコンの選択成長(SGE)を行う。(100) エピタキシャル成長により、ソース領域5及びドレイン領域6が3000Å成長する。このときポリシリコンのゲート電極4にもシリコンが成長し、略2分の1の成長速度の場合に、ゲート電極の厚みは略1500Åになる。そして、イオン注入を行いソース領域5,ドレイン領域6及びゲート電極4をn+ 拡散領域とし、N2 中で 950°C30分の活性化を行う。

Claim (excerpt)：

基板上に堆積した絶縁膜上に単結晶膜を成長させ、ここにMOSトランジスタを形成する半導体装置の製造方法において、前記単結晶膜を成長させる工程と、その上にゲート電極を形成する工程と、該ゲート電極の両側壁に絶縁体のサイドウォールを形成する工程と、前記単結晶膜の所定領域上に選択成長により単結晶を成長させる工程とを有し、該単結晶及び前記所定領域をドレイン領域とすることを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/20