Pat

J-GLOBAL ID：200903014581313310

半導体装置の製造方法

Inventor： 後藤 賢一 ,  山崎 辰也 ,  伏田 篤郎
Applicant, Patent owner： 富士通株式会社
Agent (1)： 高橋 敬四郎
Gazette classification：公開公報
Application number (International application number)：1994167183
Publication number (International publication number)：1995211903
Application date： Jul. 19, 1994
Publication date： Aug. 11, 1995
Summary：

【要約】【目的】シリサイド電極を備えたMOS型半導体装置に関し、微細化されても十分良好なコンタクトを形成することのできる半導体装置の製造方法を提供する。【構成】 シリコン(Si)基板内のp型領域上に側壁絶縁物領域を備えた絶縁ゲート構造を形成する工程と、前記絶縁ゲート構造両側のソース/ドレイン領域となる領域に砒素イオンを5×1015cm-2未満のドーズ量でイオン注入する工程と、表面上にCo膜、TiN膜を積層する工程と、前記基板を加熱して前記Co膜と下地Si領域のサリサイド反応を行なわせる工程と、前記TiN膜を除去する工程とを含む。

Claim (excerpt)：

シリコン(Si)基板内のp型領域上に側壁絶縁物領域を備えた絶縁ゲート構造を形成する工程と、前記絶縁ゲート構造両側のソース/ドレイン領域となる領域に砒素イオンを5×1015cm-2未満のドーズ量でイオン注入する工程と、表面上にCo膜、TiN膜を積層する工程と、前記基板を加熱して前記Co膜と下地Si領域のサリサイド反応を行なわせる工程と、前記TiN膜を除去する工程とを含む半導体装置の製造方法。

IPC (4)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301 ,  H01L 29/43

FI (2)：

H01L 29/78 301 Y ,  H01L 29/46 T

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭63-265468
  
• 特開昭63-284862
  
• シリコン基板上に2つの層を形成させる方法及びシリコン基板上の接点領域の充填物を形成する方法
  Gazette classification：公開公報   Application number：特願平3-163370   Applicant：インテル・コーポレーシヨン