Pat

J-GLOBAL ID：200903014605203872

マルチチップ・パッケージおよびその製造方法

Inventor： クロード・ルイス・バーティン ,  ポール・オーデン・ファーラー,サー ,  ハワード・レオ・コーター ,  ゴードン・アーサー・ケリー,ジュニア ,  ウィレン・バーナード・ファン・デア・ヘーベン ,  フランシス・ロジャー・ホワイト
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 頓宮 孝一 (外4名)
Gazette classification：公開公報
Application number (International application number)：1992189061
Publication number (International publication number)：1993198738
Application date： Jul. 16, 1992
Publication date： Aug. 06, 1993
Summary：

【要約】【目的】 複数の金属化トレンチによって少なくとも部分的に相互接続された半導体チップの、密に積層されたアレイを有する3次元マルチチップ・パッケージとその製造方法を提供することを目的とする。【構成】 本発明の製造方法は、第1の面から第2の面まで延びた高アスペクト比の金属化トレンチ62を有する集積回路チップ50を設けるステップを含んでいる。エッチング停止層53は、半導体基板に対し金属トレンチ62の終る位置に最も近い位置に設けられている。次に、集積回路デバイスは支持基板の表面が露出されるようにキャリア70に取り付けられ、基板は複数の金属化トレンチの少なくともいくつかが露出されるまで集積回路デバイスより薄層化される。したがって、電気コンタクトは露出された金属トレンチを経て、集積回路チップの活性層54に形成できる。

Claim (excerpt)：

(a)第1の上面および第2の下面を有し、前記第1の面に隣接する活性層と、前記第2の面に隣接する基板とを有する集積回路デバイスであって、前記第1の面から前記活性層を通って、部分的に前記基板内に延びる複数の金属化トレンチを有する集積回路デバイスを設け、前記複数の金属化トレンチの少なくともいくつかを、前記集積回路デバイスの前記活性層と電気的に接続させるステップと、(b)前記第2の面を露出させるように、前記集積回路デバイスをキャリアに取り付けるステップと、(c)前記集積回路デバイスの前記基板を、前記基板内の前記複数の金属化トレンチを露出するまで薄層化して、前記集積回路デバイスの活性層への電気コンタクトを、前記露出された金属化トレンチを経て与えるステップと、を含むことを特徴とする、集積回路デバイスのパッケージング方法。

Patent cited by the Patent：

Cited by examiner (1)

• 特開平3-074508