Pat

J-GLOBAL ID：200903014607268610

接続孔の形成工程を有する半導体装置の製造方法

Inventor： 齊藤 かすみ
Applicant, Patent owner： ソニー株式会社
Agent (1)： 高月 亨
Gazette classification：公開公報
Application number (International application number)：1996008985
Publication number (International publication number)：1997199480
Application date： Jan. 23, 1996
Publication date： Jul. 31, 1997
Summary：

【要約】【目的】 ?@Wプラグ構造における「プラグロス」の発生を抑え、信頼性の高い接続構造をもつ構造が容易に得られ、エッチング速度制御が容易で、装置の簡略化や延命化を図り得、Ti系材料で密着層を形成した場合も、W膜と密着層とで大幅にエッチングガス成分を変える必要のない半導体装置の製造方法の提供。【構成】 半導体基板上に設けられた絶縁膜に接続孔を形成する工程Ibと、W膜の成膜工程Icと、W膜をドライエッチングして接続孔に埋め込みプラグを形成する工程を備え、W膜エッチングの工程IIaでは、塩素ガスに酸素ガスを添加したエッチングガスを用いる工程IIIa、Wのオーバーエッチングの工程IIIbを行う。

Claim (excerpt)：

半導体基板上に設けられた絶縁膜に接続孔を形成する工程と、タングステン膜を成膜する工程と、タングステン膜をドライエッチングして接続孔に埋め込みプラグを形成する工程を備え、前記タングステン膜をドライエッチングする工程においては、塩素ガスに酸素ガスを添加したエッチングガスを用いるエッチング段階を有することを特徴とする接続孔の形成工程を有する半導体装置の製造方法。

IPC (3)：

H01L 21/3065 ,  H01L 21/28 ,  H01L 21/3213

FI (3)：

H01L 21/302 L ,  H01L 21/28 F ,  H01L 21/88 D