Pat
J-GLOBAL ID：200903014707028951
電力用半導体素子
Inventor：
Applicant, Patent owner：
Agent (1)：
志賀 富士弥 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994214144
Publication number (International publication number)：1996078661
Application date： Sep. 08, 1994
Publication date： Mar. 22, 1996
Summary：
【要約】【目的】 アノード層とnベース層10を積層し、前記ベース層10の中央部表面に、前記積層方向に直交する方向にカソード層とゲート層を所定間隔で交互に複数個形成した電力用半導体素子において、素子面積を増やすことなく素子端面で十分に電界が緩和される素子を提供する。【構成】 前記カソード層およびゲート層の外周のベース層10表面に、内周から外周に向けて深さが段階的に浅くなるとともに、濃度が段階的に低くなるガードリング部15を形成する。
Claim (excerpt)：
ベース層とアノード層を積層し、前記ベース層の中央部表面に、前記積層方向に直交する方向にゲート層とカソード層を所定間隔で交互に複数個形成した電力用半導体素子において、前記ゲート層およびカソード層の外周のベース層表面に、内周から外周に向けて深さが段階的に浅くなるn個のガードリングを有したガードリング部を形成したことを特徴とする電力用半導体素子。
IPC (2)：
FI (2)：
H01L 29/74 M
, H01L 29/74 B
