Pat

J-GLOBAL ID：200903014721422034

フラッシュメモリの制御装置

Inventor： 川畑 一郎 ,  土井長 輝夫 ,  郡山 多幸 ,  白石 嘉則
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1993302109
Publication number (International publication number)：1995160597
Application date： Dec. 02, 1993
Publication date： Jun. 23, 1995
Summary：

【要約】【目的】 フラッシュメモリの制御装置に関し、各種の装置の制御情報を電源切断投入の際、確実に退避、復帰させる事を目的とする。【構成】 電源投入時に前記フラッシュメモリの最新の制御情報が正常に読み出せなかった時は最新の一つ前の制御情報を読み出して前記メモリに復帰させる正常情報設定部を設け、また、フラッシュメモリの各セクタ毎に、そのセクタに書き込んだ回数を記録する回数記録部と、書き込んだ順番を記録する順番記録部とを設け、電源切断時に前記制御情報を退避するべきセクタを、各セクタの回数記録部と順番記録部とを読んで書き込んだ回数が最も少なくて順番が最も古いセクタに決定する退避セクタ決定部を設けるように構成する。

Claim (excerpt)：

プログラムやデータを格納するメモリ(14)と、前記メモリ(14)内のプログラムやデータを使用して装置の制御を行う処理部(24)と、複数のセクタに区分されているフラッシュメモリ(10)とを有し、電源切断予告信号により、前記メモリ(14)内の制御情報(37)を前記フラッシュメモリ(10)の所定のセクタに退避し、電源投入時には前記フラッシュメモリ(10)に退避した前記制御情報(37)を前記メモリ(14)に復帰する前記フラッシュメモリの制御装置であって、電源投入時に前記フラッシュメモリ(10)の最新の制御情報(37)が正常に読み出せなかった時は最新の一つ前の制御情報(37)を読み出して前記メモリ(14)に復帰させる正常情報設定部(61)を設けることを特徴とするフラッシュメモリの制御装置。