Pat

J-GLOBAL ID：200903014941201268

半導体装置の製造方法

Inventor： 鍛冶梁 喜代儀
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994022977
Publication number (International publication number)：1995235590
Application date： Feb. 22, 1994
Publication date： Sep. 05, 1995
Summary：

【要約】【目的】最小分離幅以下のマスクを用いること無く低コストで丸みを有する素子分離トレンチを形成する。【構成】Si基板1上にパッド酸化膜2,ポリシリコン膜3,SiO2 膜4を形成したのちパターニングしてこれら3層膜からなるマスクを形成する。次でSiCl4 ガスと酸素の混合ガス形を用いてエッチングマスクの側壁にSiO2 からなるサイドウオール7を形成する。次に、このサイドウオール7をスパッタしながらSi基板1をエッチングしトレンチ8を形成する。このプロセスにより、最小分離幅以下のマスクを用いること無く低コストで肩部に丸いテーパーを有する素子分離用のトレンチが形成できる。

Claim (excerpt)：

シリコン基板上に絶縁膜または順次形成された半導体膜と酸化シリコン膜を含む多層膜を形成したのちパターニングしてマスクを形成する工程と、垂直方向のエッチングと絶縁物との堆積とを同時に行ない前記マスクの側壁に絶縁物からなるサイドウオールを形成する工程と、前記サイドウオールと前記シリコン基板を同時にエッチングし前記シリコン基板にテーパーを有するトレンチを形成する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/76 ,  H01L 21/3065 ,  H01L 21/316 ,  H01L 21/764

FI (3)：

H01L 21/76 N ,  H01L 21/302 J ,  H01L 21/76 A