電界効果トランジスタ

Inventor：
Applicant, Patent owner：
Agent (1)：朝日奈宗太 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993139656
Publication number (International publication number)：1994349859
Application date： Jun. 10, 1993
Publication date： Dec. 22, 1994
Summary：

【要約】【目的】シングルゲートFETの特性を有しながらゲートとドレイン間の寄生容量を低減することができるFETを提供する。【構成】半導体基板1表面側に活性層が設けられ、該活性層の上にゲート電極5および該ゲート電極5を挟んでソース電極6とドレイン電極7とがそれぞれ設けられてなる電界効果トランジスタであって、前記ゲート電極5とドレイン電極7とのあいだにシールド用配線9が設けられている。

Claim (excerpt)：

半導体基板表面側に活性層が設けられ、該活性層の上にゲート電極および該ゲート電極を挟んでソース電極とドレイン電極とがそれぞれ設けられてなる電界効果トランジスタであって、前記ゲート電極とドレイン電極とのあいだにシールド用配線が設けられてなる電界効果トランジスタ。

IPC (3)：

H01L 21/338 , H01L 29/812 , H01L 29/804

FI (2)：

H01L 29/80 B , H01L 29/80 W

Patent cited by the Patent：

Cited by examiner (5)

特開平3-035536
特開昭62-110332
特開昭61-055971

Show all

Return to Previous Page