Pat

J-GLOBAL ID：200903014992058230

半導体装置

Inventor： 高橋 敏郎
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 徳若 光政
Gazette classification：公開公報
Application number (International application number)：1992135875
Publication number (International publication number)：1993175432
Application date： Apr. 27, 1992
Publication date： Jul. 13, 1993
Summary：

【要約】【目的】 多数の外部端子及び出力バッファを備える論理集積回路装置等のチップ面積を削減するとともに、論理集積回路装置等の多ピン化及び大規模化を推進する。【構成】 多数の外部端子及び出力バッファを備える論理集積回路装置等において、隣接する2個の出力バッファ又はそれを構成する出力MOSFETを対称的に配置し、出力MOSFETのソース又はドレインとなりかつ回路の電源電圧又は接地電位に結合される拡散層をこれらの出力バッファ或いは出力MOSFETによって共有する。【効果】 上記のような出力MOSFETのレイアウト手法を採ることにより、出力MOSFETの出力ノードのサイズを小さくすることなく、言い換えるならば出力MOSFETの静電破壊耐圧を確保し、ラッチアップを防止しつつ、出力バッファの所要レイアウト面積を削減することができる。この結果、多数の外部端子及び出力バッファを備える論理集積回路装置等のチップ面積を削減し論理集積回路装置等の多ピン化及び大規模化を推進することができる。

Claim (excerpt)：

出力MOSFETを含む複数の出力バッファを具備し、かつ上記出力MOSFETのソース又はドレインとなる拡散層が隣接する出力バッファによって共用されることを特徴とする半導体装置。

IPC (3)：

H01L 27/06 ,  H01L 27/04 ,  H01L 27/092

FI (2)：

H01L 27/06 102 B ,  H01L 27/08 321 L