Pat

J-GLOBAL ID：200903015010184560

静電容量式測定センサおよびその読出し回路

Inventor： マツクス シユテーガー ,  トーマス シヤイター ,  クリストフアー ヒエロルト ,  ラインホルト ノエ
Applicant, Patent owner： シーメンス アクチエンゲゼルシヤフト
Agent (1)： 富村 潔
Gazette classification：公開公報
Application number (International application number)：1997183002
Publication number (International publication number)：1998068661
Application date： Jun. 24, 1997
Publication date： Mar. 10, 1998
Summary：

【要約】【課題】 高感度の静電容量式測定センサ用のごく小さいキャパシタンスに対する読出し回路を提供する。【解決手段】 Σ-Δ変調器の入力段に4つのコンデンサCs1、Cs2、Cr1、Cr2から成るブリッジ回路が設けられ、このブリッジ回路が2つの入力端k3、k5および2つの出力端inm、inpを有し、これらの入力端の1つおよびこれらの出力端の1つから成る各対に対して4つのコンデンサの1つがこの対の入力端と出力端との間に接続されており、2つの相い異なる電位を時間的に交互に切換えてブリッジ回路の両入力端に与え得るスイッチed、odおよびクロック制御回路TGが設けられている。

Claim (excerpt)：

Σ-Δ変調器の入力段に4つのコンデンサ(Cs1、Cs2、Cr1、Cr2)から成るブリッジ回路が設けられ、このブリッジ回路が2つの入力端(k3、k5)および2つの出力端(inm、inp)を有し、これらの入力端の1つおよびこれらの出力端の1つから成る各対に対して4つのコンデンサの1つがこの対の入力端と出力端との間に接続されており、2つの相い異なる電位を時間的に交互に切換えてブリッジ回路の両入力端に与えるスイッチ(ed、od)およびクロック制御回路(TG)が設けられていることを特徴とする静電容量式測定センサの読出し回路。

IPC (6)：

G01L 1/14 ,  G01D 5/24 ,  G01L 9/12 ,  G01P 15/125 ,  G01R 17/10 ,  G01R 27/26

FI (6)：

G01L 1/14 A ,  G01L 9/12 ,  G01P 15/125 ,  G01R 17/10 ,  G01R 27/26 C ,  G01D 5/24 H

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭60-257336
  
• 特公昭61-027187
  
• 特開平3-158731
  
• 特開平4-252961