Pat

J-GLOBAL ID：200903015023351504

半導体装置及びその製造方法

Inventor： 三ケ木 郁
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 西村 征生
Gazette classification：公開公報
Application number (International application number)：1998165732
Publication number (International publication number)：2000003958
Application date： Jun. 12, 1998
Publication date： Jan. 07, 2000
Summary：

【要約】【課題】 微細化に伴う溝配線の実質的な比抵抗の増大や層間接続抵抗の増大を抑制し、併せて、水分の染み出しを抑制し、浮遊容量の低減化を図る。【解決手段】 開示される製造方法は、有機絶縁膜108に形成された配線溝109aを被覆して第1の無機絶縁膜110を形成する工程と、第1の無機絶縁膜110に窒素を導入する工程と、配線溝109a下に層間接続孔109bを形成する工程と、配線溝109a及び層間接続孔109bを被覆して第2の無機絶縁膜111を形成する工程と、第2の無機絶縁膜111に窒素を導入する工程と、配線溝109a及び層間接続孔106bの側壁に第2の無機絶縁膜111を残す工程と、配線溝109a及び層間接続孔109b内に第2の配線又は電極112aを形成するとともに、層間接続孔109b内に埋込導電層112bを形成する工程とを有してなる。

Claim (excerpt)：

基板上に形成された第1の配線又は電極を被覆して有機絶縁膜を形成する工程と、前記有機絶縁膜をエッチングにより除去して配線溝を形成する工程と、前記配線溝を被覆して前記有機絶縁膜上に第1の無機絶縁膜を形成する工程と、前記第1の無機絶縁膜の少なくとも表層に窒素を導入する工程と、前記配線溝内であって前記第1の配線又は電極上の第1の無機絶縁膜及び前記有機絶縁膜をエッチングにより除去して前記第1の配線又は電極に達する層間接続孔を形成する工程と、前記配線溝及び層間接続孔を被覆して前記第1の無機絶縁膜上に第2の無機絶縁膜を形成する工程と、前記第2の無機絶縁膜の少なくとも表層に窒素を導入する工程と、前記第1の配線又は電極上の前記第2の無機絶縁膜を除去し、かつ前記配線溝及び層間接続孔の側壁に前記第2の無機絶縁膜を残す工程と、前記配線溝及び前記層間接続孔内に導電材料を埋め込むことにより、前記配線溝内に第2の配線又は電極を形成するとともに、前記層間接続孔内に前記層間接続孔を通して前記第1の配線又は電極と前記第2の配線又は電極とを接続する埋込導電層を形成する工程とを有することを特徴とする半導体装置の製造方法。

F-Term (22)：

5F033AA02 ,  5F033AA04 ,  5F033AA05 ,  5F033AA12 ,  5F033AA16 ,  5F033AA17 ,  5F033AA29 ,  5F033AA64 ,  5F033AA66 ,  5F033BA17 ,  5F033BA24 ,  5F033BA25 ,  5F033BA45 ,  5F033BA46 ,  5F033EA03 ,  5F033EA05 ,  5F033EA11 ,  5F033EA19 ,  5F033EA22 ,  5F033EA26 ,  5F033EA29 ,  5F033FA03