Pat

J-GLOBAL ID：200903015121973025

半導体装置及びその製造方法

Inventor： 山下 達郎 ,  竹中 正司
Applicant, Patent owner： 富士通株式会社 ,  株式会社九州富士通エレクトロニクス
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1994013723
Publication number (International publication number)：1995221136
Application date： Feb. 07, 1994
Publication date： Aug. 18, 1995
Summary：

【要約】【目的】 本発明は半導体装置及びその製造方法に関し、高周波における電気特性を改善し、かつ、低コストを実現することを目的とする。【構成】 テープ部材13に、接着材12により銅箔製のリード111 が接合されている。ICチップ15の電極は、バンプ14を介して、リード111 のインナリード部111aに接続されている。アウタリード部111bは、樹脂封止後に、ICパッケージの外に突出する。電源用又はグランド用のリード111 の上面には、突起18が形成されている。リード111 の上面には、異方性導電樹脂フィルム(ACF)16が接合されている。突起18の部分では、ACF16が圧縮されており、突起18と突起18に対向する金属板171 とが電気的に接続されている。

Claim (excerpt)：

複数のリード部材(111 〜116 )の各内部リード部(111a〜116a)に半導体チップ(15)の電極が接続されており、前記リード部材(111 〜116 )の外部リード部(111b〜116b)が突出した状態で樹脂封止された半導体装置において、上記リード部材(111 〜116 )に重ねて接合された異方性導電樹脂層(16)と、上記異方性導電樹脂層(16)を介して上記リード部材(111 〜116 )と対向するように上記異方性導電樹脂層(16)に接合されており、かつ、上記異方性導電樹脂層(16)を介して所定の上記リード部材(111 〜116 )と電気的に接続されているグランド層又は電源層としての導電層(171 〜173 ,21,31,176 )とを設けたことを特徴とする半導体装置。

IPC (3)：

H01L 21/60 311 ,  H01L 23/12 301 ,  H01L 23/50