Pat

J-GLOBAL ID：200903015133817860

ソリッドステートリレー

Inventor： 谷迫 伸一
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992061586
Publication number (International publication number)：1993268042
Application date： Mar. 18, 1992
Publication date： Oct. 15, 1993
Summary：

【要約】【目的】低入力容量の高周波用MOSFETを用いたソリッドステートリレーの高速駆動を可能にするとともに小型化を実現することにある。【構成】光起電力素子3のアノード・カソード間に第3のダイオード9を接続する。入力端子に印加された電圧が低下し、発光ダイオード2が下がり始めたとき、MOSFET7の入力容量が小さいと、サイリスタ6とダイオード4,5で構成される放電回路が動作しないまま、徐々にMOSFET7はOFFし、動作は大幅に遅くなる。このため、ダイオード9を設けてリーク電流を生じさせ、放電回路を動作させることにより、低入力容量の高周波用MOSFET7を駆動する。

Claim (excerpt)：

半導体発光素子と、前記半導体発光素子からの光により起電力を発生するフォトダイオードを複数個縦続接続した光起電力素子と、前記光起電力素子から発生する電圧をゲートに印加することにより導通状態になるMOS電界効果トランジスタと、前記MOS電界効果トランジスタのゲート電極にアノード電極を接続し且つバックゲート電極にカソード電極を接続するとともにN極ゲートおよびP極ゲートをそれぞれ前記光起電力素子のアノード電極およびカソード電極に接続したサイリスタと、前記サイリスタの前記N極ゲートにアノード電極を接続し且つ前記サイリスタの前記アノード電極にカソード電極を接続した第1のダイオードと、前記サイリスタの前記P極ゲートにカソード電極を接続し且つ前記サイリスタの前記カソード電極にアノード電極を接続した第2のダイオードと、前記光起電力素子のアノード電極およびカソード電極間に接続した第3のダイオードとを有し、前記MOS電界効果トランジスタを負荷回路の開閉を行うスイッチング素子として用いたことを特徴とするソリッドステートリレー。

IPC (2)：

H03K 17/78 ,  H01L 31/12