半導体装置およびその製造方法

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：深見久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993304405
Publication number (International publication number)：1995074363
Application date： Dec. 03, 1993
Publication date： Mar. 17, 1995
Summary：

【要約】【目的】従来のSOI電界効果トランジスタの問題点であった、ソース/ドレイン間耐圧の低下を解消するとともに、高集積化に対して問題となるボディコンタクトの領域を効率的に配置することにより、高集積化を可能としたSOI基板を用いた半導体装置およびその製造方法を提供する。【構成】この発明に基づいた半導体装置によれば、SOI層5の主表面から埋込酸化膜4の主表面に達するようにフィールド酸化膜10を形成している。これにより、SOIのpMOS活性領域6と、SOIのnMOS活性領域8とを電気的に完全に分離することができる。したがって、ラッチアップの発生を完全に防止することができる。

Claim (excerpt)：

絶縁層の主表面上に形成された半導体層と、前記半導体層の主表面に形成され、複数個の第1導電型MOS電界効果トランジスタと、この複数個の第1導電型MOS電界効果トランジスタをそれぞれ分離するための第1フィールド酸化膜と、を含む第1のトランジスタ形成領域と、前記半導体層の主表面に形成され、複数個の第2導電型MOS電界効果トランジスタと、この複数個の第2導電型MOS電界効果トランジスタをそれぞれ分離するための第2フィールド酸化膜と、を含む第2のトランジスタ形成領域と、前記半導体層の主表面から前記絶縁層の主表面に達するように形成され、前記第1のトランジスタ形成領域と、前記第2のトランジスタ形成領域とを分離するための第3フィールド酸化膜と、を備えた半導体装置。

IPC (5)：

H01L 29/786 , H01L 21/76 , H01L 21/8238 , H01L 27/092 , H01L 27/12

FI (4)：

H01L 29/78 311 C , H01L 21/76 S , H01L 27/08 321 B , H01L 29/78 311 X

Patent cited by the Patent：

Cited by examiner (5)

特開平4-199574
特開平4-014275
特開平4-034980

Show all

Return to Previous Page