Pat

J-GLOBAL ID：200903015253919313

半導体メモリ

Inventor： 竹内 幹 ,  堀口 真志 ,  青木 正和 ,  松野 勝己 ,  阪田 健 ,  衛藤 潤
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 磯村 雅俊
Gazette classification：公開公報
Application number (International application number)：1993324825
Publication number (International publication number)：1995182872
Application date： Dec. 22, 1993
Publication date： Jul. 21, 1995
Summary：

【要約】【目的】 DRAMと強誘電体メモリとの内部での切り換えを意識することなく、DRAMと同様な取扱方法、同様なピン配置でかつ不揮発のメモリを得る。さらに、通常DRAMとして動作させることにより、情報読み出し時の分極反転がなく、膜疲労や読み出し速度の劣化のない高信頼性、高速のメモリが得る。【構成】 少なくとも1つのトランジスタと1つの強誘電体キャパシタとをメモリセルの構成要素とし、通常はDRAM、電源オン時は強誘電体メモリとして用いる。電源オンに伴い、強誘電体メモリモードを指示する信号を内部で発生し、不揮発情報から揮発情報への変換動作が終了したら、DRAMモードを指示する信号を発生する。

Claim (excerpt)：

強誘電体を絶縁膜とするキャパシタと電界効果トランジスタとを少なくともそれぞれ1つ有するメモリセルをデータ線とワード線との交点にマトリックス状に配置し、上記メモリセルは強誘電体膜の分極方向により情報を記憶する強誘電体メモリモードと、キャパシタの一方のノードの電位により情報を記憶するダイナミック・ランダム・アクセス・メモリ(DRAM)モードとを有し、上記2つのモードを切り換えるための切り換え信号を発生するための切り換え回路を具備し、該切り換え回路は、メモリへの電源供給開始を検知して上記切り換え信号を強誘電体メモリモードを示す第1の状態に設定し、その後、上記切り換え信号を上記第1の状態とは異なる、DRAMモードを示す第2の状態に設定することを特徴とする半導体メモリ。

IPC (2)：

G11C 14/00 ,  H01L 27/10 451