Pat
J-GLOBAL ID：200903015310311033
化合物半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
宮越 典明
Gazette classification：公開公報
Application number (International application number)：1994082217
Publication number (International publication number)：1995273318
Application date： Mar. 29, 1994
Publication date： Oct. 20, 1995
Summary：
【要約】【目的】 低いゲート・ソース間抵抗Rsを高精度で実現し、高性能の化合物半導体電界効果トランジスタを高歩留りで製造し得るようにする。【構成】 ゲート電極を挟んで一対の高不純物濃度n型半導体層が形成されており、該高不純物濃度n型半導体層が上部に向かってゲート電極との間隔が広がる順テーパ状に形成されている化合物半導体装置であり、その製法は、具体的には図1に示すように、GaAs基板1上に高純度GaAsバッファ層2、n型AlGaAs電子供給層3を成長させた後、その上にシリコン酸化膜からなるダミーゲート(図示せず)を形成する。このダミーゲートをマスクとしてn型GaAsコンタクト層4、シリコン窒化膜7を成長させる。ダミーゲートを除去し、ゲート電極6を形成する。シリコン窒化膜7に窓明けを行った後、ソース電極8、ドレイン電極9を形成する。
Claim (excerpt)：
半導体活性層上にゲート電極が形成され、該ゲート電極に隣接乃至近接して該ゲート電極を挟んで前記半導体活性層上に一対の高不純物濃度n型半導体層が形成されている化合物半導体装置において、前記高不純物濃度n型半導体層のゲート電極寄りの端面は上部に向かってゲート電極との間隔が広がるように順テーパ状に形成されていることを特徴とする化合物半導体装置。
IPC (3)：
H01L 29/778
, H01L 21/338
, H01L 29/812
H01L 29/80 H
, H01L 29/80 F
Cited by examiner (8)
Show all
Return to Previous Page
