Pat

J-GLOBAL ID：200903015348424486

半導体装置の製造方法

Inventor： 高儀 光治
Applicant, Patent owner： ソニー株式会社
Agent (1)： 佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1991240431
Publication number (International publication number)：1993055225
Application date： Aug. 26, 1991
Publication date： Mar. 05, 1993
Summary：

【要約】【目的】 金属配線層をカバレージ良く形成することが可能であると共に、コンタクトホール内への金属配線層の埋め込みを均一に行うことが可能であり、微細化及び多層化する金属配線層を安定して形成することが可能な半導体装置の製造方法を提供することである。【構成】 半導体基板1を冷却しつつスパッタリング法により金属配線層を構成する材質の下地層14を形成し、次に、この下地層14の上に、金属配線層を構成する材質の表層16,16aを、半導体基板1を加熱しつつスパッタリング法により形成し、上記下地層14と表層16,16aとで金属配線層18,18aを構成する。

Claim (excerpt)：

半導体基板上に積層してある層間絶縁膜層に形成されたコンタクトホール内に入り込むように、層間絶縁膜層上に金属配線層が積層してある半導体装置を製造する方法において、半導体基板を冷却しつつスパッタリング法により金属配線層を構成する材質の下地層を形成し、次に、この下地層の上に、金属配線層を構成する材質の表層を、半導体基板を加熱しつつスパッタリング法により形成し、上記下地層と表層とで金属配線層を構成することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/3205 ,  H01L 21/203

FI (2)：

H01L 21/88 R ,  H01L 21/88 K