Pat

J-GLOBAL ID：200903015414172833

不揮発性半導体記憶装置

Inventor： 宮脇 好和 ,  寺田 康 ,  中山 武志 ,  小林 真一 ,  二ツ谷 知士
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1991257598
Publication number (International publication number)：1993102438
Application date： Oct. 04, 1991
Publication date： Apr. 23, 1993
Summary：

【要約】【目的】 フラッシュEEPROMにおいてセクタ消去を容易にすることである。【構成】 この発明にかかる不揮発性半導体記憶装置は、行と列とからなるマトリックス状に配列され、各々はフローティングゲートに情報電荷を保持する複数のメモリセルと、複数のビット線と、複数のワード線と、複数のソース線と、ワード線の各々に接続され、ワード線のうちいずれかを選択する信号に応答して所定のクロックが印加される容量を有し、負の高電圧を発生する高電圧発生装置と、消去動作において選択信号によって選択されたワード線に高電圧発生装置で発生された負の高電圧を印加し、かつ対応するメモリセルのソースに接続するソース線を接地する消去装置とを備えたものである。

Claim (excerpt)：

行と列とからなるマトリックス状に配列され、各々はコントロールゲート、フローティングゲート、ソースおよびドレインを含み、前記フローティングゲートに情報電荷を保持する複数のメモリセルと、各々は前記メモリセルの行に対応して設けられ、対応した行のメモリセルのドレインに接続する複数のビット線と、各々は前記ビット線に交差する方向であって、前記メモリセルの列に対応して設けられ、対応した列のメモリセルのコントロールゲートに接続される複数のワード線と、各々は前記メモリセルの列に対応して設けられ、対応した列のメモリセルのソースに接続される複数のソース線と、消去動作において、前記選択信号によって選択されたワード線に負の高電圧を印加し、かつ対応するメモリセルのソースに接続するソース線を接地する消去手段とを備えた、不揮発性半導体記憶装置。

IPC (3)：

H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (2)：

H01L 27/10 434 ,  H01L 29/78 371