Pat

J-GLOBAL ID：200903015428860430

III-V族化合物半導体の成長方法及びこの方法を用いた半導体発光素子の製造方法

Inventor： 黒田 尚孝 ,  砂川 晴夫 ,  笹岡 千秋
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 若林 忠 (外4名)
Gazette classification：公開公報
Application number (International application number)：1998176098
Publication number (International publication number)：2000012976
Application date： Jun. 23, 1998
Publication date： Jan. 14, 2000
Summary：

【要約】【課題】 本発明の目的は、格子定数や熱膨張係数が異なる異種基板上にヘテロエピタキシャル成長したIII-V族化合物半導体厚膜においても非常に平坦な表面モホロジーが得られるエピタキシャル成長方法を提供することにある。【解決手段】 0.3°以上のオフオリエンテションを有する基板の上に、マスクを用いて選択成長領域を設け、この領域に前記基板と格子定数または熱膨張係数の異なるIII-V族化合物半導体をファセット構造を形成しながら、さらにはマスクとともにこのファセット構造を埋め込みながら成長させることにより、非常に平坦性の良いIII-V族化合物半導体膜が得られる。また、このIII-V族化合物半導体膜の上にダブルヘテロ接合を含む半導体積層構造を形成することにより、結晶欠陥が非常に少なく、素子寿命の長い発光素子が得られる。

Claim (excerpt)：

基板上にパターニングしたマスクを用いて選択成長領域を形成する第1の工程と、前記選択成長領域に前記基板と格子定数または熱膨張係数の異なるIII-V族化合物半導体をファセット構造を形成しながら成長させる第2の工程と、前記III-V族化合物半導体をさらに成長させ、前記マスクと前記選択成長領域に形成したファセット構造を埋め込み、表面を平坦化させる第3の工程とを含むIII-V族化合物半導体の成長方法であって、前記基板が、0.3 ゚以上のオフオリエンテーションを有する基板であることを特徴とするIII-V族化合物半導体の成長方法。

IPC (3)：

H01S 5/30 ,  H01L 21/20 ,  H01L 33/00

FI (3)：

H01S 3/18 ,  H01L 21/20 ,  H01L 33/00 C

F-Term (26)：

5F041AA44 ,  5F041CA04 ,  5F041CA05 ,  5F041CA23 ,  5F041CA34 ,  5F041CA40 ,  5F041CA65 ,  5F041CA67 ,  5F052CA01 ,  5F052CA08 ,  5F052DA04 ,  5F052DB06 ,  5F052GC01 ,  5F052GC06 ,  5F052GC07 ,  5F052GC10 ,  5F052HA01 ,  5F052JA10 ,  5F052KA01 ,  5F073AA45 ,  5F073AA74 ,  5F073CA07 ,  5F073CB05 ,  5F073DA05 ,  5F073DA07 ,  5F073EA28

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭56-059699
  
• 特開平4-127521