電気光学素子の製法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：朝日奈宗太 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997076297
Publication number (International publication number)：1998268353
Application date： Mar. 27, 1997
Publication date： Oct. 09, 1998
Summary：

【要約】【課題】それぞれフォトリソ工程を含む5工程で、ソース配線などの断線、ゲート配線とソース配線との短絡、ソース配線と画素電極との短絡が低減でき、かつTCP端子部の耐湿性の高い電気光学素子の製法を提供する。【解決手段】絶縁性基板上に第1金属薄膜を成膜し、(1)ゲート電極を形成し、第1絶縁膜と半導体能動膜とオーミックコンタクト膜を成膜し、(2)ソース配線およびTFT部分よりも大きい連続形状に半導体能動膜とオーミックコンタクト膜をパターニングし、第2金属薄膜を成膜し、(3)ソース配線およびドレイン電極を形成し、第2絶縁膜を成膜し、(4)第2絶縁膜および第1絶縁膜をパターニングして、2つのコンタクトホールを形成し、導電性薄膜を成膜し、(5)導電性薄膜をパターニングして画素電極を形成するそれぞれフォトリソ工程を含む5工程で電気光学素子を製造する。

Claim (excerpt)：

薄膜トランジスタが電気的に接続された画素電極を有する表示画素が第1の絶縁性基板上にアレイ状に形成され、かつ各前記薄膜トランジスタを線順次的に走査選択するゲート配線と画素電極に書き込む信号電位を与えるソース配線とが直交状態でマトリックス状に形成されてなるTFTアレイ基板と、第2の絶縁性基板上にカラーフィルタおよび共通電極が形成されてなる対向基板とのあいだに液晶層が挟持されて前記TFTアレイ基板と対向基板とが貼り合わされており、かつ、前記TFTアレイ基板の上側と前記対向基板の下側とにそれぞれ偏光板が設けられてなる電気光学素子の製法であって、(a)前記第1の絶縁性基板上に第1の金属薄膜を成膜したのちに、第1回目のフォトリソグラフィープロセスで前記第1の金属薄膜をパターニングして前記ゲート配線および前記薄膜トランジスタのゲート電極を形成する工程と、(b)第1の絶縁膜と半導体能動膜とオーミックコンタクト膜とを成膜したのちに、第2回目のフォトリソグラフィープロセスで前記半導体能動膜と前記オーミックコンタクト膜とを、前記ソース配線および前記薄膜トランジスタが形成される部分より大きくかつ連続した形状にドライエッチングによりパターニングする工程と、(c)第2の金属薄膜を成膜したのちに第3回目のフォトリソグラフィープロセスで前記第2の金属薄膜をパターニングして前記ソース配線ならびに前記薄膜トランジスタのソース電極およびドレイン電極を形成し、さらに、前記ソース配線、前記ソース電極および前記ドレイン電極からはみ出した部分の前記オーミックコンタクト膜をドライエッチングによりエッチング除去する工程と、(d)第2の絶縁膜を成膜したのちに第4回目のフォトリソグラフィープロセスで前記第2の絶縁膜および前記第1の絶縁膜をパターニングして、少なくとも、前記ドレイン電極表面にまで貫通する画素コンタクトホールと前記第1の金属薄膜表面にまで貫通する第1のコンタクトホールと前記第2の金属薄膜表面にまで貫通する第2のコンタクトホールを形成する工程と、(e)導電性薄膜を成膜したのちに第5回目のフォトリソグラフィープロセスで前記導電性薄膜をパターニングして画素電極を形成する工程とを少なくとも含む電気光学素子の製法。

IPC (3)：

G02F 1/136 500 , H01L 29/786 , H01L 21/336

FI (2)：

G02F 1/136 500 , H01L 29/78 612 D

Patent cited by the Patent：

Cited by examiner (6)

液晶表示装置およびその製造方法
Gazette classification：公開公報 Application number：特願平7-188783 Applicant：株式会社日立製作所
特開昭64-086113
特開平4-253342

Show all

Return to Previous Page