Pat
J-GLOBAL ID：200903015469052926
半導体製造方法及び製造ライン
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993210177
Publication number (International publication number)：1995066255
Application date： Aug. 25, 1993
Publication date： Mar. 10, 1995
Summary：
【要約】【目的】本発明の目的は、プロセスの良否や異物の有害性を判断することが可能な半導体等のパターン製造方法を提供することにある。【構成】製造途中のパターンの画像を検出し、検出した画像信号と基準の画像信号を比較してパターンの位置ずれを形状の不一致として検出することを、プロセス処理後に行い、この形状の不一致に基づいてプロセスの良否を判断する。また、形状の不一致の検出をプロセス処理の前後で行い、この形状の不一致に基づいて異物の有害性を判断する。【効果】正常部を欠陥として検出する虚報が少なく、微細欠陥の検出感度を向上できる。従って、今後の0.1〜0.2μm欠陥を信頼性高く検出できる。また、プロセスの良否や異物の有害性を判断することが可能な半導体等のパターン製造方法を提供できる。
Claim (excerpt)：
製造途中の半導体等のパターンの画像を検出し、検出した画像信号と基準の画像信号を比較してパターンの位置ずれを形状の不一致或いはパターンの出来具合を表すものとして検出することをプロセス処理後に行い、この形状の不一致や出来具合に基づいてプロセスの良否を判断することを行うことを特徴とした半導体等のパターン製造方法。
IPC (4)：
H01L 21/66
, G01N 21/88
, G06F 19/00
, H01L 21/027
G06F 15/46
, H01L 21/30 502 V
Cited by examiner (6)
Show all
Return to Previous Page
