Pat

J-GLOBAL ID：200903015572532499

MIS型半導体装置及びその製造方法

Inventor： 吉富 崇
Applicant, Patent owner： 株式会社東芝
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1993215825
Publication number (International publication number)：1995066296
Application date： Aug. 31, 1993
Publication date： Mar. 10, 1995
Summary：

【要約】【構成】Nチャネル型MOSFETとPチャネル型MOSFETとを一体的に基板に形成した相補型MOSFETにおいて、Pチャネル型MOSFETのゲート電極に隣接して形成される絶縁物からなる側体の幅をNチャネル型MOSFETのゲート電極に隣接して形成される絶縁物からなる側体の幅を薄くしたMIS型半導体装置とその製造方法。【効果】本発明によれば、NMOSの電流駆動力を犠牲にすることなく、PMOSの短チャネル効果を避けられる。また、方法では、光リソグラフィー工程を増すことなく、最適化された相補型MOSFETを製造できる。

Claim (excerpt)：

Nチャネル型MOSFETとPチャネル型MOSFETからなる相補型MOSFETについて、ゲート電極に隣接して形成される絶縁物からなる側体が、Pチャネル型MOSFETと比較して、Nチャネル型MOSFETにおいて相対的に薄く形成されることを特徴とするMIS型半導体装置。

IPC (2)：

H01L 21/8238 ,  H01L 27/092