Pat

J-GLOBAL ID：200903015575430727

半導体装置の製造方法

Inventor： 神田 浩二
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 安富 耕二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997327970
Publication number (International publication number)：1999163129
Application date： Nov. 28, 1997
Publication date： Jun. 18, 1999
Summary：

【要約】【課題】 多層配線構造を実現するに際し、スルーホールと埋め込み金属のステップカバレージによる断線を防止し、ICの平坦化を行い、生産性の良い埋め込み電極層を設ける製造方法に関する。【解決手段】 多層配線構造を有するICの層間接続の方法において、Alの配線回路3を設ける工程と、SiO2による層間絶縁膜1を設けた後穿孔してスルーホールを設けてAlの配線回路を露出させる工程と、層間絶縁膜1の全面にAlのシートメタル層5を設ける工程と、Cuの電気鍍金により鍍金金属層6を設ける工程と、化学的機械的ポリッシュ法によりウエーファー全面をポリッシュしてウエーファー上面の鍍金金属層とシートメタル層と僅かな層間絶縁膜とを除去して埋め込み電極層7とほぼ平坦な表面を有する半導体装置の製造方法。

Claim (excerpt)：

多層配線構造における層間接続部の埋め込み電極において、半導体素子の所望領域又は他の配線回路に接続された導電性材料よりなる配線回路を設ける工程、前記配線回路を含む半導体基板表面を覆った層間絶縁膜を設ける工程、前記層間絶縁膜に穿孔して前記配線回路の所望領域を露出したスルーホールを設けて前記配線回路に露出部を設ける工程、前記層間絶縁膜と配線回路の露出部とスルーホールの側壁部を覆ったシートメタル層を設ける工程、鍍金によって付着されて設けられた鍍金金属層によって少なくとも前記シートメタル層を覆う工程、化学的機械的研磨方法により層間絶縁膜上の鍍金金属層及びシールメタル層を除去して層間絶縁膜に設けられたスルーホールを配線回路とシートメタルと鍍金金属層によって埋め込んだ埋め込み電極層を層間絶縁膜と同一レベルの高さに形成する工程とを有することを特徴とする半導体装置の製造方法。