Pat
J-GLOBAL ID:200903015581001064

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 芝野 正雅
Gazette classification:公開公報
Application number (International application number):2001203158
Publication number (International publication number):2003017698
Application date: Jul. 04, 2001
Publication date: Jan. 17, 2003
Summary:
【要約】【課題】トレンチ構造の縦型パワーMOSにおいて、電圧をかけたときにチップ(3)内のコーナーにおいて電界集中が起き、トレンチ溝(7)内のゲート酸化膜が破壊され、電気的にショートする。【解決手段】ファセット(2)の面方位をウェハ(1)表面の面方位{100}と45度ずらした{110}にすることで、チップ(3)のチップコーナーにおける多数のセル(4)が形成する最外周部分が一直線となるように形成する。
Claim (excerpt):
4角形の半導体チップの表面に、トレンチ溝で囲まれた領域から成るセルを多数個縦横に一定のピッチで配列した半導体装置であって、前記縦横配列のうちいずれか一方の配列を、隣のセルに対して半ピッチずれるような配列とし、前記縦横配列の向きを、前記半導体チップの向きに対して概略45度傾ける事により、少なくとも前記半導体チップの4つのコーナー部のうち対向する2つの隅では前記トレンチ溝が一直線となる様にした事を特徴とする半導体装置。
IPC (3):
H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 653
FI (5):
H01L 29/78 652 S ,  H01L 29/78 652 K ,  H01L 29/78 652 Q ,  H01L 29/78 652 T ,  H01L 29/78 653 A
Patent cited by the Patent:
Cited by examiner (10)
Show all

Return to Previous Page