Pat

J-GLOBAL ID：200903015590430652

半導体装置における素子分離領域の形成方法

Inventor： 沖原 将生
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1992318691
Publication number (International publication number)：1994163531
Application date： Nov. 27, 1992
Publication date： Jun. 10, 1994
Summary：

【要約】【目的】 本発明は、半導体装置における素子分離領域の形成方法に関するもので、バーズビークの成長を抑制するとともに、LOCOSプロセス中に誘発されるストレスを緩和する製法を提供することを目的とする。【構成】 本発明は前記目的のため、従来のようにパッド酸化膜を形成せず、基板1上に薄い(約200Å)窒化膜2を形成し、それをパターニングした後、フィールド酸化膜3を形成するようにしたものである。その形成の熱酸化の際、前記窒化膜2は殆ど酸化されるのでストレスが緩和されるし、また、パッド酸化膜を使用しないので、バーズビークの成長も抑制される。

Claim (excerpt)：

(a)半導体基板上に、酸化工程で完全にあるいは殆どが酸化されるような厚さの窒化膜を形成する工程と、(b)前記窒化膜を素子形成領域部分に残す形状にパターニングする工程と、(c)酸化により、素子分離領域にフィールド酸化膜を形成するとともに、前記窒化膜を酸化する工程とを含むことを特徴とする半導体装置における素子分離領域の形成方法。

IPC (2)：

H01L 21/316 ,  H01L 21/76