Pat

J-GLOBAL ID：200903015606768420

薄膜メモリ素子

Inventor： 山田 裕康
Applicant, Patent owner： カシオ計算機株式会社
Gazette classification：公開公報
Application number (International application number)：1992306196
Publication number (International publication number)：1993211339
Application date： Dec. 06, 1988
Publication date： Aug. 20, 1993
Summary：

【要約】【目的】トンネル酸化膜を厚くしてその形成を容易にするとともに、電極表面を粗面にする必要もなくした、製造の容易な薄膜メモリ素子を提供する。【構成】基板21上に、ゲート電極22と、ゲート絶縁膜23と、半導体層25と、ソース,ドレイン電極26,27を積層形成するとともに、ゲート絶縁膜23と半導体層25との間にトンネル酸化膜24を形成し、かつ前記トンネル酸化膜24のうち、このトンネル酸化膜の下のゲート電極22の側縁の段差部に対応する段差部分をトンネル領域24aとした。

Claim (excerpt)：

絶縁基板上に、ゲート電極と、ゲート絶縁膜と、半導体層と、ソース,ドレイン電極を積層形成するとともに、前記ゲート絶縁膜と前記半導体層または前記ソース,ドレイン電極との間にトンネル酸化膜を形成し、かつ前記トンネル酸化膜のうち、このトンネル酸化膜の下の電極または半導体層の側縁の段差部に対応する段差部分をトンネル領域としたことを特徴とする薄膜メモリ素子。

IPC (4)：

H01L 29/788 ,  H01L 29/792 ,  H01L 27/115 ,  H01L 29/784

FI (3)：

H01L 29/78 371 ,  H01L 27/10 434 ,  H01L 29/78 311 C